铠侠，惊天逆袭

从巨额亏损、合并僵局，到2026年超越丰田登顶日本市值第一的超级神话，铠侠的过山车轨迹，几乎写满了半导体记忆体行业的残酷与迷人。

编者按：本文来自微信公众号 “半导体行业观察”（ID：icbank），作者：杜芹DQ，创业邦经授权转载。

此前，我们在《铠侠，怎么啦？》一文中，曾深度剖析了这家闪存巨头令人扼腕的低谷期：背负东芝存储的昔日辉煌却“生不逢时”；资本市场冷眼相对，导致IPO临阵受挫；在行业寒冬中连续巨亏，又不幸踩空了HBM的泼天富贵，连与西部数据的抱团取暖也功败垂成……彼时的铠侠，在外人眼中似乎已成了半导体大洗牌中的“烫手山芋”。

然而仅仅过去了一年多时间，铠侠便上演了一场堪称史诗级的逆袭翻身。在AI大模型的疯狂驱动下，存储的市场逻辑发生了根本性扭转，铠侠不仅成功逆袭，还在资本市场和技术上实现了双重爆发。

铠侠自上市以来股价走势情况

资本市场的超级神话

铠侠在2024年底成功于东京证券交易所挂牌上市，上市初期的市值仅在8000亿日元（约50亿美元）徘徊。然而，伴随AI存储需求的全面爆发，铠侠在上市后的18个月内上演了史诗级逆袭：其股价在18个月内飙升超过50倍，仅2026年一年内就上涨了8倍。

目前，铠侠的市值已突破51万亿日元（约合481万亿韩元），数度反超日本制造业的象征——丰田汽车，成为日本股市市值第一的企业。

根据铠侠公布的2026财年第一财季（4–6月）业绩预告，其单季营业利润预计高达1.3万亿日元（约81亿美元），同比暴增近30倍；单季净利润指引达8690亿日元，同比增长48倍，仅一个季度的表现就超越了2025财年的全年净利润预测。

由于大客户纷纷抢签长期供货合同，铠侠2026年的NAND产能已全部售罄，供不应求的局面预计将持续到2027年。市场预期，铠侠今年的营业利润率将超过60%，创下全球存储器行业的最高盈利水平。此外，随着市场预期股东将获得股票拆分和分红等回报，其目标股价被寄望涨至20万日元。

这一波暴涨，让当年在低谷期坚守的母公司贝恩资本以及间接大股东SK海力士实现了超乎想象的投资回报。

据《金融时报》报道，AI热潮让贝恩2018年收购东芝存储（现铠侠）的交易成为史上最赚钱的私募股权交易之一。贝恩资本通过出售大部分股份已实现盈利，收益超过150亿美元，回报率接近20倍，其旗下的旗舰私募股权基金据估计已获得超过80亿美元的利润。

SK海力士于2018年通过韩美日财团等形式向东芝存储器投资了共计3950亿日元（当时约3.9万亿韩元）。目前，该财团仍持有铠侠18%的股份。随着铠侠股价大涨，SK海力士迎来了巨大的账面收益，市场预期该财团最终获得的利润总额将远远超过700亿美元。

原本的“烫手山芋”瞬间变成了“超级提款机”。

过去人工智能的红利主要集中在英伟达和SK海力士等GPU和HBM公司。HBM是AI训练侧的明星，NAND则在AI推理、模型存储、数据湖、企业级SSD和近线存储中变成稀缺资源。市场预计，铠侠2027财年的净利润将达到2.8389万亿日元，较上年增长5.1倍。

3D NAND，铠侠的安身立命之本

铠侠（KIOXIA）于35多年前发明了NAND闪存，2007年，铠侠推出BiCS FLASH 3D闪存，这是一套围绕垂直堆叠、横向缩放、晶圆键合、选择栅优化、先进封装展开的3D闪存技术体系。

3D NAND的基本思路是：于2D NAND不同，其不再只是在平面上缩小单元，而是像盖高楼一样，把存储单元往垂直方向堆起来。铠侠的解释很形象：原来是一层楼，土地面积有限；3D NAND相当于把一层楼变成多层公寓，在同样面积上容纳更多“住户”。

而BiCS FLASH的核心是它的批量加工技术。它的大致工艺逻辑是：先交替堆叠板状电极和绝缘层；再沿垂直方向一次性打出大量孔洞；然后在孔洞内部填入电荷存储膜和柱状电极；板状电极与柱状电极的交叉点，就形成一个存储单元。从这里可以看出，铠侠的BiCS FLASH不是传统意义上“每增加一层就单独做一遍存储单元”，而是先堆结构，再通过“punch and plug”方式一次性贯穿多层并形成存储单元。因此，当层数增加时，制造成本不会完全线性上升，从而提高3D NAND继续堆叠的经济性。

铠侠官方披露的BiCS FLASH商业化节奏大致如下，BiCS FLASH产品已在2015年实现48层商业化，随后推进到96层、112层、162层；截至2023年3月，已实现200层以上堆叠。

其中，第8代BiCS FLASH是一个关键节点，铠侠称，第8代产品采用218条word-line堆叠，1Tb TLC产品存储密度达到18.3Gb/mm²，并支持3.2Gbps外部数据传输速度、40μs读取时间和205MB/s编程吞吐。

铠侠第8代BiCS FLASH不仅是从162层冲到218层，而且引入了两项关键技术：

CBA（CMOS directly Bonded to Array）：CBA可以理解为把外围CMOS控制电路和存储阵列分开制造，再进行晶圆键合。过去，CMOS电路和存储阵列在同一片晶圆上制造。但两者需要的最佳工艺条件并不完全相同：存储阵列可能需要更适合电荷存储和堆叠结构的工艺，CMOS电路则更关注逻辑控制、电气性能和速度。放在同一片晶圆上，会互相妥协。

CBA的做法是：CMOS晶圆单独制造，存储阵列晶圆单独制造，两者分别优化工艺，最后再高精度键合在一起。这样带来的好处是：提升bit density，提高NAND I/O速度，让存储阵列可以采用过去受CMOS限制而难以使用的高温工艺，降低相邻存储单元之间的电气干扰。

OPS（On Pitch Select Gate）：OPS解决的是存储阵列内部的空间浪费问题。传统结构里，存储单元之间会存在一些不用来存储数据的“dummy”区域。这些区域不直接贡献容量，但会占用面积。铠侠的OPS技术通过重新安排选择栅和绝缘隔离结构，减少或消除这些无效区域，让更多有效存储单元放进同样面积里。铠侠官方解释称，OPS去掉了不必要的dummy区域，使同一空间内可以放入更多实际存储单元，从而显著提升存储密度。

第9代BiCS FLASH主要面向512Gb和1Tb TLC产品，定位是支持中低容量区间中对高性能、低功耗有要求的应用。它继续沿用CBA和OPS技术，以改善生产效率并提供更先进的闪存解决方案。第9代不是走的层数增加路线，而是更强调性能、功耗、成本和生产效率的平衡。

而第10代BiCS FLASH则明显更偏向未来大容量、高性能需求。铠侠称，第10代产品采用与第9代相同的CMOS技术，同时扩大存储层数，达到332层，约为第8代的1.5倍，以提升bit density和功耗效率。

除了前道制程，铠侠还在发力后道封装能力。官方资料提到，铠侠开发了单包8TB闪存，通过在一个封装内堆叠32颗、每颗2Tb的闪存die实现。这依赖晶圆减薄、材料设计和引线键合等先进后道工艺。这种32-die堆叠可以把32颗2Tb die组装进高度低于2mm的封装里，形成8TB闪存方案。

从3D NAND走向3D DRAM，

铠侠的新赌局

铠侠也正在打破“纯NAND厂商”单一产品线壁垒的秘密武器。那为什么铠侠要做3D DRAM？这是因为，DRAM也走到了类似NAND当年的平面微缩瓶颈。而作为3D NAND的老玩家，铠侠也有工艺验证过的优势。

传统DRAM继续缩小，会遇到几个难题：存储电容越来越难缩小、访问晶体管漏电增加、数据保持时间变短、刷新频率提高、容量越大，刷新功耗越高。imec在一篇技术综述中也提到，传统DRAM的1T1C结构面临缩放、成本和功耗效率挑战，尤其是大电容限制了3D集成路径，而晶体管越小，漏电路径越明显，导致刷新功耗上升。

2024年12月，铠侠宣布开发出OCTRAM（Oxide-Semiconductor Channel Transistor DRAM，也就是“氧化物半导体通道晶体管DRAM”）技术，这是一种新的 4F² DRAM，由氧化物半导体晶体管组成，同时具备高导通电流和超低关断电流。该成果由铠侠与南亚科技共同开发，并在2024年IEEE IEDM上发布。

OCTRAM全景图（图源：铠侠，下同）

传统DRAM单元一般是 1T1C，也就是一个访问晶体管加一个电容。它的问题在于：单元继续缩小时，电容越来越难做，晶体管漏电也会让刷新功耗变高。铠侠OCTRAM试图通过InGaZnO晶体管降低漏电，并把单元结构推向更高密度。

InGaZnO垂直晶体管的横截面TEM图像

InGaZnO晶体管因为带隙大、电子迁移率高，理论上可以同时实现超低漏电和高导通电流。铠侠通过优化接触电极材料和spacer厚度，实验实现了15μA以上导通电流，同时实现低于10-18A的超低漏电（如下图所示）。DRAM功耗里有一大块来自刷新。漏电越低，数据保持时间越长，刷新压力就越小。因此OCTRAM的核心价值是用低漏电氧化物半导体晶体管，降低DRAM刷新功耗。

(a) 所开发的 InGaZnO 晶体管的导通电流特性和 (b) 关断电流特性

2025年9月，铠侠又披露了OCTRAM相关可靠性研究，重点是 sub-25nm Gate-All-Around垂直InGaZnO晶体管的TDDB寿命问题。TDDB是 Time-Dependent Dielectric Breakdown，即经时介质击穿。简单说，就是晶体管绝缘层在长期电场压力下会不会逐渐劣化、最终失效。铠侠表示，他们发现寿命劣化来自两个因素：一是尺寸微缩带来的内在因素，二是制造工艺导致的外在因素。通过优化工艺、降低外在劣化，铠侠实现了预计超过10年的TDDB寿命。

2025年12月，铠侠宣布了更接近3D DRAM的核心进展：开发出可高堆叠的氧化物半导体通道晶体管，已制备8层水平晶体管堆叠，导通电流超过30μA，关断电流低于1aA，也就是10-18A。

截至目前，铠侠3D DRAM仍然是前沿研发阶段，还不是商业化产品。

铠侠不是传统DRAM巨头，但它在3D NAND积累的堆叠工艺、材料集成、阵列制造能力，可能让它在下一代3D DRAM探索中获得一个切入点。Semiconductor Engineering也分析称，铠侠这条3D DRAM路线借用了NAND中成熟的氧化物/氮化物堆叠能力，以实现更低成本的bit scaling，然后通过IGZO替换通道降低热退化问题。

但是有一点要强调的是，铠侠3D DRAM不是HBM。HBM是封装级3D，它把已经制造好的DRAM die叠起来，解决的是GPU旁边的高带宽问题。铠侠3D DRAM是器件/单元级3D，它想解决的是DRAM单元本身继续缩放的问题。所以铠侠并不是直接追赶HBM，而是在探索更底层的3D DRAM器件路线。如果这条路线未来成熟，它可能为AI时代的大容量、低功耗工作内存打开新的技术分支。

虽然3D DRAM距离真正商业化仍然很远。它目前更像是一张面向未来的技术门票，而不是马上贡献收入的产品线。但对于铠侠而言，这张门票的意义并不小。短期铠侠可以吃AI带来的NAND复苏，中期推进高层BiCS FLASH，长期下注3D DRAM，把3D堆叠能力从NAND外溢到DRAM。